This is an automated email from the git hooks/post-receive script.

unknown user pushed a change to branch master in repository gcc.

from 5f8950b403f Add support for x86_64-*-gnu-* targets to build x86_64 gnum [...] new 6c9bcb6c7ec RISC-V: Add indexed loads/stores C/C++ intrinsic support new 6dfacebd2d6 RISC-V: Add VSETVL testcases for indexed loads/stores. new 9da40aae231 RISC-V: Add indexed loads/stores constraints testcases new 12c42f87473 RISC-V: Add vloxei8 C API intrinsic testcases new a9c45ce56a5 RISC-V: Add vloxei16 C API intrinsic testcases new 106bd09fd1f RISC-V: Add vloxei32 C API intrinsic testcases new 8ef1c4a7689 RISC-V: Add vloxei64 C API intrinsic testcases new 126c6bac3d1 RISC-V: Add vluxei8 C API intrinsic testcases new 6e13f699f84 RISC-V: Add vluxei16 C API intrinsic testcases new 0451ce4444d RISC-V: Add vluxei32 C API intrinsic testcases new afd72658180 RISC-V: Add vluxei64 C API intrinsic testcases new 878e5757608 RISC-V: Add vsoxei8 && vsoxei16 C++ API intrinsic testcase new 2309e667fc5 RISC-V: Add vsoxei32 && vsoxei64 C++ API intrinsic testcase new 2b48e628b0f RISC-V: Add vsoxei C API intrinsic testcase new e9ec6159070 RISC-V: Add vsuxei C API intrinsic testcase new 25a4d238d81 RISC-V: Add vsuxei* C++ API intrinsics testcases new 22fb77702b1 RISC-V: Add vluxei8 C++ API intrinsic testcase new ed83c931db1 RISC-V: Add vluxei16 C++ API intrinsic testcases new c019f34e1f5 RISC-V: Add vluxei32 C++ intrinsic API testcase new b85ba3c4b37 RISC-V: Add vluxei64 C++ API intrinsic testcases new 44e194aa3f6 RISC-V: Add vloxei8 C++ API intrinsic testcase new 1e5451c55b0 RISC-V: Add vloxei16 C++ API intrinsic testcases new e5ce6efaab3 RISC-V: Add vloxei32 C++ API intrinsic testcases new e9b5a85238a RISC-V: Add vloxei64 C++ API intrinsic testcase

The 24 revisions listed above as "new" are entirely new to this repository and will be described in separate emails. The revisions listed as "adds" were already present in the repository and have only been added to this reference.

Summary of changes: gcc/config/riscv/riscv-protos.h | 1 + gcc/config/riscv/riscv-v.cc | 22 + gcc/config/riscv/riscv-vector-builtins-bases.cc | 92 ++- gcc/config/riscv/riscv-vector-builtins-bases.h | 16 + .../riscv/riscv-vector-builtins-functions.def | 16 + gcc/config/riscv/riscv-vector-builtins-shapes.cc | 49 ++ gcc/config/riscv/riscv-vector-builtins-shapes.h | 1 + gcc/config/riscv/riscv-vector-builtins.cc | 249 +++++++- gcc/config/riscv/riscv-vector-builtins.h | 36 ++ gcc/config/riscv/vector-iterators.md | 87 +++ gcc/config/riscv/vector.md | 309 +++++++++- .../g++.target/riscv/rvv/base/vloxei16-1.C | 660 ++++++++++++++++++++ .../g++.target/riscv/rvv/base/vloxei16-2.C | 660 ++++++++++++++++++++ .../g++.target/riscv/rvv/base/vloxei16-3.C | 660 ++++++++++++++++++++ .../g++.target/riscv/rvv/base/vloxei16_mu-1.C | 333 ++++++++++ .../g++.target/riscv/rvv/base/vloxei16_mu-2.C | 333 ++++++++++ .../g++.target/riscv/rvv/base/vloxei16_mu-3.C | 333 ++++++++++ .../g++.target/riscv/rvv/base/vloxei16_tu-1.C | 333 ++++++++++ .../g++.target/riscv/rvv/base/vloxei16_tu-2.C | 333 ++++++++++ .../g++.target/riscv/rvv/base/vloxei16_tu-3.C | 333 ++++++++++ .../g++.target/riscv/rvv/base/vloxei16_tum-1.C | 333 ++++++++++ .../g++.target/riscv/rvv/base/vloxei16_tum-2.C | 333 ++++++++++ .../g++.target/riscv/rvv/base/vloxei16_tum-3.C | 333 ++++++++++ .../g++.target/riscv/rvv/base/vloxei16_tumu-1.C | 333 ++++++++++ .../g++.target/riscv/rvv/base/vloxei16_tumu-2.C | 333 ++++++++++ .../g++.target/riscv/rvv/base/vloxei16_tumu-3.C | 333 ++++++++++ .../g++.target/riscv/rvv/base/vloxei32-1.C | 608 ++++++++++++++++++ .../g++.target/riscv/rvv/base/vloxei32-2.C | 608 ++++++++++++++++++ .../g++.target/riscv/rvv/base/vloxei32-3.C | 608 ++++++++++++++++++ .../g++.target/riscv/rvv/base/vloxei32_mu-1.C | 307 +++++++++ .../g++.target/riscv/rvv/base/vloxei32_mu-2.C | 307 +++++++++ .../g++.target/riscv/rvv/base/vloxei32_mu-3.C | 307 +++++++++ .../g++.target/riscv/rvv/base/vloxei32_tu-1.C | 307 +++++++++ .../g++.target/riscv/rvv/base/vloxei32_tu-2.C | 307 +++++++++ .../g++.target/riscv/rvv/base/vloxei32_tu-3.C | 307 +++++++++ .../g++.target/riscv/rvv/base/vloxei32_tum-1.C | 307 +++++++++ .../g++.target/riscv/rvv/base/vloxei32_tum-2.C | 307 +++++++++ .../g++.target/riscv/rvv/base/vloxei32_tum-3.C | 307 +++++++++ .../g++.target/riscv/rvv/base/vloxei32_tumu-1.C | 307 +++++++++ .../g++.target/riscv/rvv/base/vloxei32_tumu-2.C | 307 +++++++++ .../g++.target/riscv/rvv/base/vloxei32_tumu-3.C | 307 +++++++++ .../g++.target/riscv/rvv/base/vloxei64-1.C | 518 ++++++++++++++++ .../g++.target/riscv/rvv/base/vloxei64-2.C | 518 ++++++++++++++++ .../g++.target/riscv/rvv/base/vloxei64-3.C | 518 ++++++++++++++++ .../g++.target/riscv/rvv/base/vloxei64_mu-1.C | 262 ++++++++ .../g++.target/riscv/rvv/base/vloxei64_mu-2.C | 262 ++++++++ .../g++.target/riscv/rvv/base/vloxei64_mu-3.C | 262 ++++++++ .../g++.target/riscv/rvv/base/vloxei64_tu-1.C | 262 ++++++++ .../g++.target/riscv/rvv/base/vloxei64_tu-2.C | 262 ++++++++ .../g++.target/riscv/rvv/base/vloxei64_tu-3.C | 262 ++++++++ .../g++.target/riscv/rvv/base/vloxei64_tum-1.C | 262 ++++++++ .../g++.target/riscv/rvv/base/vloxei64_tum-2.C | 262 ++++++++ .../g++.target/riscv/rvv/base/vloxei64_tum-3.C | 262 ++++++++ .../g++.target/riscv/rvv/base/vloxei64_tumu-1.C | 262 ++++++++ .../g++.target/riscv/rvv/base/vloxei64_tumu-2.C | 262 ++++++++ .../g++.target/riscv/rvv/base/vloxei64_tumu-3.C | 262 ++++++++ .../g++.target/riscv/rvv/base/vloxei8-1.C | 686 +++++++++++++++++++++ .../g++.target/riscv/rvv/base/vloxei8-2.C | 686 +++++++++++++++++++++ .../g++.target/riscv/rvv/base/vloxei8-3.C | 686 +++++++++++++++++++++ .../g++.target/riscv/rvv/base/vloxei8_mu-1.C | 346 +++++++++++ .../g++.target/riscv/rvv/base/vloxei8_mu-2.C | 346 +++++++++++ .../g++.target/riscv/rvv/base/vloxei8_mu-3.C | 346 +++++++++++ .../g++.target/riscv/rvv/base/vloxei8_tu-1.C | 346 +++++++++++ .../g++.target/riscv/rvv/base/vloxei8_tu-2.C | 346 +++++++++++ .../g++.target/riscv/rvv/base/vloxei8_tu-3.C | 346 +++++++++++ .../g++.target/riscv/rvv/base/vloxei8_tum-1.C | 346 +++++++++++ .../g++.target/riscv/rvv/base/vloxei8_tum-2.C | 346 +++++++++++ .../g++.target/riscv/rvv/base/vloxei8_tum-3.C | 346 +++++++++++ .../g++.target/riscv/rvv/base/vloxei8_tumu-1.C | 346 +++++++++++ .../g++.target/riscv/rvv/base/vloxei8_tumu-2.C | 346 +++++++++++ .../g++.target/riscv/rvv/base/vloxei8_tumu-3.C | 346 +++++++++++ .../g++.target/riscv/rvv/base/vluxei16-1.C | 660 ++++++++++++++++++++ .../g++.target/riscv/rvv/base/vluxei16-2.C | 660 ++++++++++++++++++++ .../g++.target/riscv/rvv/base/vluxei16-3.C | 660 ++++++++++++++++++++ .../g++.target/riscv/rvv/base/vluxei16_mu-1.C | 333 ++++++++++ .../g++.target/riscv/rvv/base/vluxei16_mu-2.C | 333 ++++++++++ .../g++.target/riscv/rvv/base/vluxei16_mu-3.C | 333 ++++++++++ .../g++.target/riscv/rvv/base/vluxei16_tu-1.C | 333 ++++++++++ .../g++.target/riscv/rvv/base/vluxei16_tu-2.C | 333 ++++++++++ .../g++.target/riscv/rvv/base/vluxei16_tu-3.C | 333 ++++++++++ .../g++.target/riscv/rvv/base/vluxei16_tum-1.C | 333 ++++++++++ .../g++.target/riscv/rvv/base/vluxei16_tum-2.C | 333 ++++++++++ .../g++.target/riscv/rvv/base/vluxei16_tum-3.C | 333 ++++++++++ .../g++.target/riscv/rvv/base/vluxei16_tumu-1.C | 333 ++++++++++ .../g++.target/riscv/rvv/base/vluxei16_tumu-2.C | 333 ++++++++++ .../g++.target/riscv/rvv/base/vluxei16_tumu-3.C | 333 ++++++++++ .../g++.target/riscv/rvv/base/vluxei32-1.C | 608 ++++++++++++++++++ .../g++.target/riscv/rvv/base/vluxei32-2.C | 608 ++++++++++++++++++ .../g++.target/riscv/rvv/base/vluxei32-3.C | 608 ++++++++++++++++++ .../g++.target/riscv/rvv/base/vluxei32_mu-1.C | 307 +++++++++ .../g++.target/riscv/rvv/base/vluxei32_mu-2.C | 307 +++++++++ .../g++.target/riscv/rvv/base/vluxei32_mu-3.C | 307 +++++++++ .../g++.target/riscv/rvv/base/vluxei32_tu-1.C | 307 +++++++++ .../g++.target/riscv/rvv/base/vluxei32_tu-2.C | 307 +++++++++ .../g++.target/riscv/rvv/base/vluxei32_tu-3.C | 307 +++++++++ .../g++.target/riscv/rvv/base/vluxei32_tum-1.C | 307 +++++++++ .../g++.target/riscv/rvv/base/vluxei32_tum-2.C | 307 +++++++++ .../g++.target/riscv/rvv/base/vluxei32_tum-3.C | 307 +++++++++ .../g++.target/riscv/rvv/base/vluxei32_tumu-1.C | 307 +++++++++ .../g++.target/riscv/rvv/base/vluxei32_tumu-2.C | 307 +++++++++ .../g++.target/riscv/rvv/base/vluxei32_tumu-3.C | 307 +++++++++ .../g++.target/riscv/rvv/base/vluxei64-1.C | 518 ++++++++++++++++ .../g++.target/riscv/rvv/base/vluxei64-2.C | 518 ++++++++++++++++ .../g++.target/riscv/rvv/base/vluxei64-3.C | 518 ++++++++++++++++ .../g++.target/riscv/rvv/base/vluxei64_mu-1.C | 262 ++++++++ .../g++.target/riscv/rvv/base/vluxei64_mu-2.C | 262 ++++++++ .../g++.target/riscv/rvv/base/vluxei64_mu-3.C | 262 ++++++++ .../g++.target/riscv/rvv/base/vluxei64_tu-1.C | 262 ++++++++ .../g++.target/riscv/rvv/base/vluxei64_tu-2.C | 262 ++++++++ .../g++.target/riscv/rvv/base/vluxei64_tu-3.C | 262 ++++++++ .../g++.target/riscv/rvv/base/vluxei64_tum-1.C | 262 ++++++++ .../g++.target/riscv/rvv/base/vluxei64_tum-2.C | 262 ++++++++ .../g++.target/riscv/rvv/base/vluxei64_tum-3.C | 262 ++++++++ .../g++.target/riscv/rvv/base/vluxei64_tumu-1.C | 262 ++++++++ .../g++.target/riscv/rvv/base/vluxei64_tumu-2.C | 262 ++++++++ .../g++.target/riscv/rvv/base/vluxei64_tumu-3.C | 262 ++++++++ .../g++.target/riscv/rvv/base/vluxei8-1.C | 686 +++++++++++++++++++++ .../g++.target/riscv/rvv/base/vluxei8-2.C | 686 +++++++++++++++++++++ .../g++.target/riscv/rvv/base/vluxei8-3.C | 686 +++++++++++++++++++++ .../g++.target/riscv/rvv/base/vluxei8_mu-1.C | 346 +++++++++++ .../g++.target/riscv/rvv/base/vluxei8_mu-2.C | 346 +++++++++++ .../g++.target/riscv/rvv/base/vluxei8_mu-3.C | 346 +++++++++++ .../g++.target/riscv/rvv/base/vluxei8_tu-1.C | 346 +++++++++++ .../g++.target/riscv/rvv/base/vluxei8_tu-2.C | 346 +++++++++++ .../g++.target/riscv/rvv/base/vluxei8_tu-3.C | 346 +++++++++++ .../g++.target/riscv/rvv/base/vluxei8_tum-1.C | 346 +++++++++++ .../g++.target/riscv/rvv/base/vluxei8_tum-2.C | 346 +++++++++++ .../g++.target/riscv/rvv/base/vluxei8_tum-3.C | 346 +++++++++++ .../g++.target/riscv/rvv/base/vluxei8_tumu-1.C | 346 +++++++++++ .../g++.target/riscv/rvv/base/vluxei8_tumu-2.C | 346 +++++++++++ .../g++.target/riscv/rvv/base/vluxei8_tumu-3.C | 346 +++++++++++ .../g++.target/riscv/rvv/base/vsoxei16-1.C | 660 ++++++++++++++++++++ .../g++.target/riscv/rvv/base/vsoxei16-2.C | 660 ++++++++++++++++++++ .../g++.target/riscv/rvv/base/vsoxei16-3.C | 660 ++++++++++++++++++++ .../g++.target/riscv/rvv/base/vsoxei32-1.C | 608 ++++++++++++++++++ .../g++.target/riscv/rvv/base/vsoxei32-2.C | 608 ++++++++++++++++++ .../g++.target/riscv/rvv/base/vsoxei32-3.C | 608 ++++++++++++++++++ .../g++.target/riscv/rvv/base/vsoxei64-1.C | 518 ++++++++++++++++ .../g++.target/riscv/rvv/base/vsoxei64-2.C | 518 ++++++++++++++++ .../g++.target/riscv/rvv/base/vsoxei64-3.C | 518 ++++++++++++++++ .../g++.target/riscv/rvv/base/vsoxei8-1.C | 686 +++++++++++++++++++++ .../g++.target/riscv/rvv/base/vsoxei8-2.C | 686 +++++++++++++++++++++ .../g++.target/riscv/rvv/base/vsoxei8-3.C | 686 +++++++++++++++++++++ .../g++.target/riscv/rvv/base/vsuxei16-1.C | 660 ++++++++++++++++++++ .../g++.target/riscv/rvv/base/vsuxei16-2.C | 660 ++++++++++++++++++++ .../g++.target/riscv/rvv/base/vsuxei16-3.C | 660 ++++++++++++++++++++ .../g++.target/riscv/rvv/base/vsuxei32-1.C | 608 ++++++++++++++++++ .../g++.target/riscv/rvv/base/vsuxei32-2.C | 608 ++++++++++++++++++ .../g++.target/riscv/rvv/base/vsuxei32-3.C | 608 ++++++++++++++++++ .../g++.target/riscv/rvv/base/vsuxei64-1.C | 518 ++++++++++++++++ .../g++.target/riscv/rvv/base/vsuxei64-2.C | 518 ++++++++++++++++ .../g++.target/riscv/rvv/base/vsuxei64-3.C | 518 ++++++++++++++++ .../g++.target/riscv/rvv/base/vsuxei8-1.C | 686 +++++++++++++++++++++ .../g++.target/riscv/rvv/base/vsuxei8-2.C | 686 +++++++++++++++++++++ .../g++.target/riscv/rvv/base/vsuxei8-3.C | 686 +++++++++++++++++++++ .../gcc.target/riscv/rvv/base/vloxei16_v-1.c | 333 ++++++++++ .../gcc.target/riscv/rvv/base/vloxei16_v-2.c | 333 ++++++++++ .../gcc.target/riscv/rvv/base/vloxei16_v-3.c | 333 ++++++++++ .../gcc.target/riscv/rvv/base/vloxei16_v_m-1.c | 333 ++++++++++ .../gcc.target/riscv/rvv/base/vloxei16_v_m-2.c | 333 ++++++++++ .../gcc.target/riscv/rvv/base/vloxei16_v_m-3.c | 333 ++++++++++ .../gcc.target/riscv/rvv/base/vloxei16_v_mu-1.c | 333 ++++++++++ .../gcc.target/riscv/rvv/base/vloxei16_v_mu-2.c | 333 ++++++++++ .../gcc.target/riscv/rvv/base/vloxei16_v_mu-3.c | 333 ++++++++++ .../gcc.target/riscv/rvv/base/vloxei16_v_tu-1.c | 333 ++++++++++ .../gcc.target/riscv/rvv/base/vloxei16_v_tu-2.c | 333 ++++++++++ .../gcc.target/riscv/rvv/base/vloxei16_v_tu-3.c | 333 ++++++++++ .../gcc.target/riscv/rvv/base/vloxei16_v_tum-1.c | 333 ++++++++++ .../gcc.target/riscv/rvv/base/vloxei16_v_tum-2.c | 333 ++++++++++ .../gcc.target/riscv/rvv/base/vloxei16_v_tum-3.c | 333 ++++++++++ .../gcc.target/riscv/rvv/base/vloxei16_v_tumu-1.c | 333 ++++++++++ .../gcc.target/riscv/rvv/base/vloxei16_v_tumu-2.c | 333 ++++++++++ .../gcc.target/riscv/rvv/base/vloxei16_v_tumu-3.c | 333 ++++++++++ .../gcc.target/riscv/rvv/base/vloxei32_v-1.c | 307 +++++++++ .../gcc.target/riscv/rvv/base/vloxei32_v-2.c | 307 +++++++++ .../gcc.target/riscv/rvv/base/vloxei32_v-3.c | 307 +++++++++ .../gcc.target/riscv/rvv/base/vloxei32_v_m-1.c | 307 +++++++++ .../gcc.target/riscv/rvv/base/vloxei32_v_m-2.c | 307 +++++++++ .../gcc.target/riscv/rvv/base/vloxei32_v_m-3.c | 307 +++++++++ .../gcc.target/riscv/rvv/base/vloxei32_v_mu-1.c | 307 +++++++++ .../gcc.target/riscv/rvv/base/vloxei32_v_mu-2.c | 307 +++++++++ .../gcc.target/riscv/rvv/base/vloxei32_v_mu-3.c | 307 +++++++++ .../gcc.target/riscv/rvv/base/vloxei32_v_tu-1.c | 307 +++++++++ .../gcc.target/riscv/rvv/base/vloxei32_v_tu-2.c | 307 +++++++++ .../gcc.target/riscv/rvv/base/vloxei32_v_tu-3.c | 307 +++++++++ .../gcc.target/riscv/rvv/base/vloxei32_v_tum-1.c | 307 +++++++++ .../gcc.target/riscv/rvv/base/vloxei32_v_tum-2.c | 307 +++++++++ .../gcc.target/riscv/rvv/base/vloxei32_v_tum-3.c | 307 +++++++++ .../gcc.target/riscv/rvv/base/vloxei32_v_tumu-1.c | 307 +++++++++ .../gcc.target/riscv/rvv/base/vloxei32_v_tumu-2.c | 307 +++++++++ .../gcc.target/riscv/rvv/base/vloxei32_v_tumu-3.c | 307 +++++++++ .../gcc.target/riscv/rvv/base/vloxei64_v-1.c | 262 ++++++++ .../gcc.target/riscv/rvv/base/vloxei64_v-2.c | 262 ++++++++ .../gcc.target/riscv/rvv/base/vloxei64_v-3.c | 262 ++++++++ .../gcc.target/riscv/rvv/base/vloxei64_v_m-1.c | 262 ++++++++ .../gcc.target/riscv/rvv/base/vloxei64_v_m-2.c | 262 ++++++++ .../gcc.target/riscv/rvv/base/vloxei64_v_m-3.c | 262 ++++++++ .../gcc.target/riscv/rvv/base/vloxei64_v_mu-1.c | 262 ++++++++ .../gcc.target/riscv/rvv/base/vloxei64_v_mu-2.c | 262 ++++++++ .../gcc.target/riscv/rvv/base/vloxei64_v_mu-3.c | 262 ++++++++ .../gcc.target/riscv/rvv/base/vloxei64_v_tu-1.c | 262 ++++++++ .../gcc.target/riscv/rvv/base/vloxei64_v_tu-2.c | 262 ++++++++ .../gcc.target/riscv/rvv/base/vloxei64_v_tu-3.c | 262 ++++++++ .../gcc.target/riscv/rvv/base/vloxei64_v_tum-1.c | 262 ++++++++ .../gcc.target/riscv/rvv/base/vloxei64_v_tum-2.c | 262 ++++++++ .../gcc.target/riscv/rvv/base/vloxei64_v_tum-3.c | 262 ++++++++ .../gcc.target/riscv/rvv/base/vloxei64_v_tumu-1.c | 262 ++++++++ .../gcc.target/riscv/rvv/base/vloxei64_v_tumu-2.c | 262 ++++++++ .../gcc.target/riscv/rvv/base/vloxei64_v_tumu-3.c | 262 ++++++++ .../gcc.target/riscv/rvv/base/vloxei8_v-1.c | 346 +++++++++++ .../gcc.target/riscv/rvv/base/vloxei8_v-2.c | 346 +++++++++++ .../gcc.target/riscv/rvv/base/vloxei8_v-3.c | 346 +++++++++++ .../gcc.target/riscv/rvv/base/vloxei8_v_m-1.c | 346 +++++++++++ .../gcc.target/riscv/rvv/base/vloxei8_v_m-2.c | 346 +++++++++++ .../gcc.target/riscv/rvv/base/vloxei8_v_m-3.c | 346 +++++++++++ .../gcc.target/riscv/rvv/base/vloxei8_v_mu-1.c | 346 +++++++++++ .../gcc.target/riscv/rvv/base/vloxei8_v_mu-2.c | 346 +++++++++++ .../gcc.target/riscv/rvv/base/vloxei8_v_mu-3.c | 346 +++++++++++ .../gcc.target/riscv/rvv/base/vloxei8_v_tu-1.c | 346 +++++++++++ .../gcc.target/riscv/rvv/base/vloxei8_v_tu-2.c | 346 +++++++++++ .../gcc.target/riscv/rvv/base/vloxei8_v_tu-3.c | 346 +++++++++++ .../gcc.target/riscv/rvv/base/vloxei8_v_tum-1.c | 346 +++++++++++ .../gcc.target/riscv/rvv/base/vloxei8_v_tum-2.c | 346 +++++++++++ .../gcc.target/riscv/rvv/base/vloxei8_v_tum-3.c | 346 +++++++++++ .../gcc.target/riscv/rvv/base/vloxei8_v_tumu-1.c | 346 +++++++++++ .../gcc.target/riscv/rvv/base/vloxei8_v_tumu-2.c | 346 +++++++++++ .../gcc.target/riscv/rvv/base/vloxei8_v_tumu-3.c | 346 +++++++++++ .../gcc.target/riscv/rvv/base/vluxei16_v-1.c | 333 ++++++++++ .../gcc.target/riscv/rvv/base/vluxei16_v-2.c | 333 ++++++++++ .../gcc.target/riscv/rvv/base/vluxei16_v-3.c | 333 ++++++++++ .../gcc.target/riscv/rvv/base/vluxei16_v_m-1.c | 333 ++++++++++ .../gcc.target/riscv/rvv/base/vluxei16_v_m-2.c | 333 ++++++++++ .../gcc.target/riscv/rvv/base/vluxei16_v_m-3.c | 333 ++++++++++ .../gcc.target/riscv/rvv/base/vluxei16_v_mu-1.c | 333 ++++++++++ .../gcc.target/riscv/rvv/base/vluxei16_v_mu-2.c | 333 ++++++++++ .../gcc.target/riscv/rvv/base/vluxei16_v_mu-3.c | 333 ++++++++++ .../gcc.target/riscv/rvv/base/vluxei16_v_tu-1.c | 333 ++++++++++ .../gcc.target/riscv/rvv/base/vluxei16_v_tu-2.c | 333 ++++++++++ .../gcc.target/riscv/rvv/base/vluxei16_v_tu-3.c | 333 ++++++++++ .../gcc.target/riscv/rvv/base/vluxei16_v_tum-1.c | 333 ++++++++++ .../gcc.target/riscv/rvv/base/vluxei16_v_tum-2.c | 333 ++++++++++ .../gcc.target/riscv/rvv/base/vluxei16_v_tum-3.c | 333 ++++++++++ .../gcc.target/riscv/rvv/base/vluxei16_v_tumu-1.c | 333 ++++++++++ .../gcc.target/riscv/rvv/base/vluxei16_v_tumu-2.c | 333 ++++++++++ .../gcc.target/riscv/rvv/base/vluxei16_v_tumu-3.c | 333 ++++++++++ .../gcc.target/riscv/rvv/base/vluxei32_v-1.c | 307 +++++++++ .../gcc.target/riscv/rvv/base/vluxei32_v-2.c | 307 +++++++++ .../gcc.target/riscv/rvv/base/vluxei32_v-3.c | 307 +++++++++ .../gcc.target/riscv/rvv/base/vluxei32_v_m-1.c | 307 +++++++++ .../gcc.target/riscv/rvv/base/vluxei32_v_m-2.c | 307 +++++++++ .../gcc.target/riscv/rvv/base/vluxei32_v_m-3.c | 307 +++++++++ .../gcc.target/riscv/rvv/base/vluxei32_v_mu-1.c | 307 +++++++++ .../gcc.target/riscv/rvv/base/vluxei32_v_mu-2.c | 307 +++++++++ .../gcc.target/riscv/rvv/base/vluxei32_v_mu-3.c | 307 +++++++++ .../gcc.target/riscv/rvv/base/vluxei32_v_tu-1.c | 307 +++++++++ .../gcc.target/riscv/rvv/base/vluxei32_v_tu-2.c | 307 +++++++++ .../gcc.target/riscv/rvv/base/vluxei32_v_tu-3.c | 307 +++++++++ .../gcc.target/riscv/rvv/base/vluxei32_v_tum-1.c | 307 +++++++++ .../gcc.target/riscv/rvv/base/vluxei32_v_tum-2.c | 307 +++++++++ .../gcc.target/riscv/rvv/base/vluxei32_v_tum-3.c | 307 +++++++++ .../gcc.target/riscv/rvv/base/vluxei32_v_tumu-1.c | 307 +++++++++ .../gcc.target/riscv/rvv/base/vluxei32_v_tumu-2.c | 307 +++++++++ .../gcc.target/riscv/rvv/base/vluxei32_v_tumu-3.c | 307 +++++++++ .../gcc.target/riscv/rvv/base/vluxei64_v-1.c | 262 ++++++++ .../gcc.target/riscv/rvv/base/vluxei64_v-2.c | 262 ++++++++ .../gcc.target/riscv/rvv/base/vluxei64_v-3.c | 262 ++++++++ .../gcc.target/riscv/rvv/base/vluxei64_v_m-1.c | 262 ++++++++ .../gcc.target/riscv/rvv/base/vluxei64_v_m-2.c | 262 ++++++++ .../gcc.target/riscv/rvv/base/vluxei64_v_m-3.c | 262 ++++++++ .../gcc.target/riscv/rvv/base/vluxei64_v_mu-1.c | 262 ++++++++ .../gcc.target/riscv/rvv/base/vluxei64_v_mu-2.c | 262 ++++++++ .../gcc.target/riscv/rvv/base/vluxei64_v_mu-3.c | 262 ++++++++ .../gcc.target/riscv/rvv/base/vluxei64_v_tu-1.c | 262 ++++++++ .../gcc.target/riscv/rvv/base/vluxei64_v_tu-2.c | 262 ++++++++ .../gcc.target/riscv/rvv/base/vluxei64_v_tu-3.c | 262 ++++++++ .../gcc.target/riscv/rvv/base/vluxei64_v_tum-1.c | 262 ++++++++ .../gcc.target/riscv/rvv/base/vluxei64_v_tum-2.c | 262 ++++++++ .../gcc.target/riscv/rvv/base/vluxei64_v_tum-3.c | 262 ++++++++ .../gcc.target/riscv/rvv/base/vluxei64_v_tumu-1.c | 262 ++++++++ .../gcc.target/riscv/rvv/base/vluxei64_v_tumu-2.c | 262 ++++++++ .../gcc.target/riscv/rvv/base/vluxei64_v_tumu-3.c | 262 ++++++++ .../gcc.target/riscv/rvv/base/vluxei8_v-1.c | 346 +++++++++++ .../gcc.target/riscv/rvv/base/vluxei8_v-2.c | 346 +++++++++++ .../gcc.target/riscv/rvv/base/vluxei8_v-3.c | 346 +++++++++++ .../gcc.target/riscv/rvv/base/vluxei8_v_m-1.c | 346 +++++++++++ .../gcc.target/riscv/rvv/base/vluxei8_v_m-2.c | 346 +++++++++++ .../gcc.target/riscv/rvv/base/vluxei8_v_m-3.c | 346 +++++++++++ .../gcc.target/riscv/rvv/base/vluxei8_v_mu-1.c | 346 +++++++++++ .../gcc.target/riscv/rvv/base/vluxei8_v_mu-2.c | 346 +++++++++++ .../gcc.target/riscv/rvv/base/vluxei8_v_mu-3.c | 346 +++++++++++ .../gcc.target/riscv/rvv/base/vluxei8_v_tu-1.c | 346 +++++++++++ .../gcc.target/riscv/rvv/base/vluxei8_v_tu-2.c | 346 +++++++++++ .../gcc.target/riscv/rvv/base/vluxei8_v_tu-3.c | 346 +++++++++++ .../gcc.target/riscv/rvv/base/vluxei8_v_tum-1.c | 346 +++++++++++ .../gcc.target/riscv/rvv/base/vluxei8_v_tum-2.c | 346 +++++++++++ .../gcc.target/riscv/rvv/base/vluxei8_v_tum-3.c | 346 +++++++++++ .../gcc.target/riscv/rvv/base/vluxei8_v_tumu-1.c | 346 +++++++++++ .../gcc.target/riscv/rvv/base/vluxei8_v_tumu-2.c | 346 +++++++++++ .../gcc.target/riscv/rvv/base/vluxei8_v_tumu-3.c | 346 +++++++++++ .../riscv/rvv/base/vlxei-vsxei-constraint-1.c | 121 ++++ .../gcc.target/riscv/rvv/base/vsoxei16_v-1.c | 333 ++++++++++ .../gcc.target/riscv/rvv/base/vsoxei16_v-2.c | 333 ++++++++++ .../gcc.target/riscv/rvv/base/vsoxei16_v-3.c | 333 ++++++++++ .../gcc.target/riscv/rvv/base/vsoxei16_v_m-1.c | 333 ++++++++++ .../gcc.target/riscv/rvv/base/vsoxei16_v_m-2.c | 333 ++++++++++ .../gcc.target/riscv/rvv/base/vsoxei16_v_m-3.c | 333 ++++++++++ .../gcc.target/riscv/rvv/base/vsoxei32_v-1.c | 307 +++++++++ .../gcc.target/riscv/rvv/base/vsoxei32_v-2.c | 307 +++++++++ .../gcc.target/riscv/rvv/base/vsoxei32_v-3.c | 307 +++++++++ .../gcc.target/riscv/rvv/base/vsoxei32_v_m-1.c | 307 +++++++++ .../gcc.target/riscv/rvv/base/vsoxei32_v_m-2.c | 307 +++++++++ .../gcc.target/riscv/rvv/base/vsoxei32_v_m-3.c | 307 +++++++++ .../gcc.target/riscv/rvv/base/vsoxei64_v-1.c | 262 ++++++++ .../gcc.target/riscv/rvv/base/vsoxei64_v-2.c | 262 ++++++++ .../gcc.target/riscv/rvv/base/vsoxei64_v-3.c | 262 ++++++++ .../gcc.target/riscv/rvv/base/vsoxei64_v_m-1.c | 262 ++++++++ .../gcc.target/riscv/rvv/base/vsoxei64_v_m-2.c | 262 ++++++++ .../gcc.target/riscv/rvv/base/vsoxei64_v_m-3.c | 262 ++++++++ .../gcc.target/riscv/rvv/base/vsoxei8_v-1.c | 346 +++++++++++ .../gcc.target/riscv/rvv/base/vsoxei8_v-2.c | 346 +++++++++++ .../gcc.target/riscv/rvv/base/vsoxei8_v-3.c | 346 +++++++++++ .../gcc.target/riscv/rvv/base/vsoxei8_v_m-1.c | 346 +++++++++++ .../gcc.target/riscv/rvv/base/vsoxei8_v_m-2.c | 346 +++++++++++ .../gcc.target/riscv/rvv/base/vsoxei8_v_m-3.c | 346 +++++++++++ .../gcc.target/riscv/rvv/base/vsuxei16_v-1.c | 333 ++++++++++ .../gcc.target/riscv/rvv/base/vsuxei16_v-2.c | 333 ++++++++++ .../gcc.target/riscv/rvv/base/vsuxei16_v-3.c | 333 ++++++++++ .../gcc.target/riscv/rvv/base/vsuxei16_v_m-1.c | 333 ++++++++++ .../gcc.target/riscv/rvv/base/vsuxei16_v_m-2.c | 333 ++++++++++ .../gcc.target/riscv/rvv/base/vsuxei16_v_m-3.c | 333 ++++++++++ .../gcc.target/riscv/rvv/base/vsuxei32_v-1.c | 307 +++++++++ .../gcc.target/riscv/rvv/base/vsuxei32_v-2.c | 307 +++++++++ .../gcc.target/riscv/rvv/base/vsuxei32_v-3.c | 307 +++++++++ .../gcc.target/riscv/rvv/base/vsuxei32_v_m-1.c | 307 +++++++++ .../gcc.target/riscv/rvv/base/vsuxei32_v_m-2.c | 307 +++++++++ .../gcc.target/riscv/rvv/base/vsuxei32_v_m-3.c | 307 +++++++++ .../gcc.target/riscv/rvv/base/vsuxei64_v-1.c | 262 ++++++++ .../gcc.target/riscv/rvv/base/vsuxei64_v-2.c | 262 ++++++++ .../gcc.target/riscv/rvv/base/vsuxei64_v-3.c | 262 ++++++++ .../gcc.target/riscv/rvv/base/vsuxei64_v_m-1.c | 262 ++++++++ .../gcc.target/riscv/rvv/base/vsuxei64_v_m-2.c | 262 ++++++++ .../gcc.target/riscv/rvv/base/vsuxei64_v_m-3.c | 262 ++++++++ .../gcc.target/riscv/rvv/base/vsuxei8_v-1.c | 346 +++++++++++ .../gcc.target/riscv/rvv/base/vsuxei8_v-2.c | 346 +++++++++++ .../gcc.target/riscv/rvv/base/vsuxei8_v-3.c | 346 +++++++++++ .../gcc.target/riscv/rvv/base/vsuxei8_v_m-1.c | 346 +++++++++++ .../gcc.target/riscv/rvv/base/vsuxei8_v_m-2.c | 346 +++++++++++ .../gcc.target/riscv/rvv/base/vsuxei8_v_m-3.c | 346 +++++++++++ .../vsetvl/{avl_single-15.c => avl_single-72.c} | 18 +- .../vsetvl/{avl_single-15.c => avl_single-76.c} | 19 +- .../vsetvl/{avl_single-15.c => avl_single-77.c} | 22 +- 351 files changed, 120514 insertions(+), 64 deletions(-) create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vloxei16-1.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vloxei16-2.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vloxei16-3.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vloxei16_mu-1.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vloxei16_mu-2.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vloxei16_mu-3.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vloxei16_tu-1.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vloxei16_tu-2.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vloxei16_tu-3.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vloxei16_tum-1.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vloxei16_tum-2.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vloxei16_tum-3.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vloxei16_tumu-1.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vloxei16_tumu-2.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vloxei16_tumu-3.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vloxei32-1.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vloxei32-2.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vloxei32-3.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vloxei32_mu-1.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vloxei32_mu-2.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vloxei32_mu-3.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vloxei32_tu-1.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vloxei32_tu-2.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vloxei32_tu-3.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vloxei32_tum-1.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vloxei32_tum-2.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vloxei32_tum-3.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vloxei32_tumu-1.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vloxei32_tumu-2.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vloxei32_tumu-3.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vloxei64-1.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vloxei64-2.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vloxei64-3.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vloxei64_mu-1.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vloxei64_mu-2.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vloxei64_mu-3.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vloxei64_tu-1.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vloxei64_tu-2.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vloxei64_tu-3.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vloxei64_tum-1.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vloxei64_tum-2.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vloxei64_tum-3.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vloxei64_tumu-1.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vloxei64_tumu-2.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vloxei64_tumu-3.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vloxei8-1.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vloxei8-2.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vloxei8-3.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vloxei8_mu-1.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vloxei8_mu-2.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vloxei8_mu-3.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vloxei8_tu-1.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vloxei8_tu-2.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vloxei8_tu-3.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vloxei8_tum-1.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vloxei8_tum-2.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vloxei8_tum-3.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vloxei8_tumu-1.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vloxei8_tumu-2.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vloxei8_tumu-3.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vluxei16-1.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vluxei16-2.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vluxei16-3.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vluxei16_mu-1.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vluxei16_mu-2.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vluxei16_mu-3.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vluxei16_tu-1.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vluxei16_tu-2.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vluxei16_tu-3.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vluxei16_tum-1.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vluxei16_tum-2.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vluxei16_tum-3.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vluxei16_tumu-1.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vluxei16_tumu-2.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vluxei16_tumu-3.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vluxei32-1.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vluxei32-2.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vluxei32-3.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vluxei32_mu-1.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vluxei32_mu-2.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vluxei32_mu-3.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vluxei32_tu-1.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vluxei32_tu-2.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vluxei32_tu-3.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vluxei32_tum-1.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vluxei32_tum-2.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vluxei32_tum-3.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vluxei32_tumu-1.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vluxei32_tumu-2.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vluxei32_tumu-3.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vluxei64-1.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vluxei64-2.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vluxei64-3.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vluxei64_mu-1.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vluxei64_mu-2.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vluxei64_mu-3.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vluxei64_tu-1.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vluxei64_tu-2.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vluxei64_tu-3.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vluxei64_tum-1.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vluxei64_tum-2.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vluxei64_tum-3.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vluxei64_tumu-1.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vluxei64_tumu-2.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vluxei64_tumu-3.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vluxei8-1.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vluxei8-2.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vluxei8-3.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vluxei8_mu-1.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vluxei8_mu-2.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vluxei8_mu-3.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vluxei8_tu-1.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vluxei8_tu-2.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vluxei8_tu-3.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vluxei8_tum-1.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vluxei8_tum-2.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vluxei8_tum-3.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vluxei8_tumu-1.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vluxei8_tumu-2.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vluxei8_tumu-3.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vsoxei16-1.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vsoxei16-2.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vsoxei16-3.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vsoxei32-1.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vsoxei32-2.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vsoxei32-3.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vsoxei64-1.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vsoxei64-2.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vsoxei64-3.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vsoxei8-1.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vsoxei8-2.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vsoxei8-3.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vsuxei16-1.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vsuxei16-2.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vsuxei16-3.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vsuxei32-1.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vsuxei32-2.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vsuxei32-3.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vsuxei64-1.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vsuxei64-2.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vsuxei64-3.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vsuxei8-1.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vsuxei8-2.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vsuxei8-3.C create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei16_v-1.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei16_v-2.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei16_v-3.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei16_v_m-1.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei16_v_m-2.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei16_v_m-3.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei16_v_mu-1.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei16_v_mu-2.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei16_v_mu-3.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei16_v_tu-1.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei16_v_tu-2.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei16_v_tu-3.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei16_v_tum-1.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei16_v_tum-2.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei16_v_tum-3.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei16_v_tumu-1.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei16_v_tumu-2.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei16_v_tumu-3.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei32_v-1.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei32_v-2.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei32_v-3.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei32_v_m-1.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei32_v_m-2.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei32_v_m-3.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei32_v_mu-1.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei32_v_mu-2.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei32_v_mu-3.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei32_v_tu-1.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei32_v_tu-2.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei32_v_tu-3.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei32_v_tum-1.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei32_v_tum-2.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei32_v_tum-3.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei32_v_tumu-1.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei32_v_tumu-2.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei32_v_tumu-3.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei64_v-1.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei64_v-2.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei64_v-3.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei64_v_m-1.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei64_v_m-2.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei64_v_m-3.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei64_v_mu-1.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei64_v_mu-2.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei64_v_mu-3.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei64_v_tu-1.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei64_v_tu-2.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei64_v_tu-3.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei64_v_tum-1.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei64_v_tum-2.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei64_v_tum-3.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei64_v_tumu-1.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei64_v_tumu-2.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei64_v_tumu-3.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei8_v-1.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei8_v-2.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei8_v-3.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei8_v_m-1.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei8_v_m-2.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei8_v_m-3.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei8_v_mu-1.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei8_v_mu-2.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei8_v_mu-3.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei8_v_tu-1.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei8_v_tu-2.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei8_v_tu-3.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei8_v_tum-1.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei8_v_tum-2.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei8_v_tum-3.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei8_v_tumu-1.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei8_v_tumu-2.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vloxei8_v_tumu-3.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei16_v-1.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei16_v-2.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei16_v-3.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei16_v_m-1.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei16_v_m-2.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei16_v_m-3.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei16_v_mu-1.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei16_v_mu-2.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei16_v_mu-3.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei16_v_tu-1.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei16_v_tu-2.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei16_v_tu-3.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei16_v_tum-1.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei16_v_tum-2.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei16_v_tum-3.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei16_v_tumu-1.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei16_v_tumu-2.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei16_v_tumu-3.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei32_v-1.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei32_v-2.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei32_v-3.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei32_v_m-1.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei32_v_m-2.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei32_v_m-3.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei32_v_mu-1.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei32_v_mu-2.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei32_v_mu-3.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei32_v_tu-1.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei32_v_tu-2.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei32_v_tu-3.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei32_v_tum-1.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei32_v_tum-2.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei32_v_tum-3.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei32_v_tumu-1.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei32_v_tumu-2.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei32_v_tumu-3.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei64_v-1.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei64_v-2.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei64_v-3.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei64_v_m-1.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei64_v_m-2.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei64_v_m-3.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei64_v_mu-1.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei64_v_mu-2.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei64_v_mu-3.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei64_v_tu-1.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei64_v_tu-2.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei64_v_tu-3.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei64_v_tum-1.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei64_v_tum-2.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei64_v_tum-3.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei64_v_tumu-1.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei64_v_tumu-2.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei64_v_tumu-3.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei8_v-1.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei8_v-2.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei8_v-3.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei8_v_m-1.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei8_v_m-2.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei8_v_m-3.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei8_v_mu-1.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei8_v_mu-2.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei8_v_mu-3.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei8_v_tu-1.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei8_v_tu-2.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei8_v_tu-3.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei8_v_tum-1.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei8_v_tum-2.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei8_v_tum-3.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei8_v_tumu-1.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei8_v_tumu-2.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vluxei8_v_tumu-3.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vlxei-vsxei-constraint-1.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vsoxei16_v-1.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vsoxei16_v-2.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vsoxei16_v-3.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vsoxei16_v_m-1.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vsoxei16_v_m-2.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vsoxei16_v_m-3.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vsoxei32_v-1.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vsoxei32_v-2.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vsoxei32_v-3.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vsoxei32_v_m-1.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vsoxei32_v_m-2.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vsoxei32_v_m-3.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vsoxei64_v-1.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vsoxei64_v-2.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vsoxei64_v-3.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vsoxei64_v_m-1.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vsoxei64_v_m-2.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vsoxei64_v_m-3.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vsoxei8_v-1.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vsoxei8_v-2.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vsoxei8_v-3.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vsoxei8_v_m-1.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vsoxei8_v_m-2.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vsoxei8_v_m-3.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vsuxei16_v-1.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vsuxei16_v-2.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vsuxei16_v-3.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vsuxei16_v_m-1.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vsuxei16_v_m-2.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vsuxei16_v_m-3.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vsuxei32_v-1.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vsuxei32_v-2.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vsuxei32_v-3.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vsuxei32_v_m-1.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vsuxei32_v_m-2.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vsuxei32_v_m-3.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vsuxei64_v-1.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vsuxei64_v-2.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vsuxei64_v-3.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vsuxei64_v_m-1.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vsuxei64_v_m-2.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vsuxei64_v_m-3.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vsuxei8_v-1.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vsuxei8_v-2.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vsuxei8_v-3.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vsuxei8_v_m-1.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vsuxei8_v_m-2.c create mode 100644 gcc/testsuite/gcc.target/riscv/rvv/base/vsuxei8_v_m-3.c copy gcc/testsuite/gcc.target/riscv/rvv/vsetvl/{avl_single-15.c => avl_single-72.c} (64%) copy gcc/testsuite/gcc.target/riscv/rvv/vsetvl/{avl_single-15.c => avl_single-76.c} (56%) copy gcc/testsuite/gcc.target/riscv/rvv/vsetvl/{avl_single-15.c => avl_single-77.c} (52%)